一部記述の掲載記事移動のお知らせ :本項では、P6 世代 から Wolfdale、Penryn-Lまでのモデルを記述しています。Nehalem 以降とSoC用モデルの記述は、
Intel Celeron (2010年) に移動されました。
Intel Celeron (インテル セレロン)はインテル の x86 アーキテクチャ の マイクロプロセッサ のうち、低価格(エントリー、ローエンド、廉価)PC 向けの マイクロプロセッサに与えられるブランド名である[1] 。
歴史
Celeron 266MHz (Slot1タイプ)
1998年4月に Pentium II の廉価(もしくは低価格)版として登場し、Pentium III 、Pentium 4 、Pentium M 、Intel Core と、それぞれの製品とともに発売されてきた。
インテルはこれまで、新しいマイクロアーキテクチャのプロセッサの発売と共に、旧世代のアーキテクチャのプロセッサの価格を大幅に値下げすることで、競合するプロセッサメーカーの販売機会を奪ってきた。これによりCPU市場のシェアを高めると共に高い収益性を維持できた。
しかしPentium II世代になって登場したAMD のK6 プロセッサは、Pentium IIに劣らない処理性能を持つまでになり、前世代製品であるMMX Pentium プロセッサの価格を値下げしただけでは競合メーカーを抑えることは難しくなっていた。そこで高収益品の価格を維持するとともに競合メーカーと張り合えるだけの処理性能かつ安価な製品が必要となり、上位製品と同等のアーキテクチャを持つ低価格品として発売されたものである。
2003年 頃までのインテルは基本的にデスクトップパソコン 用とノートパソコン 用で共通のマイクロアーキテクチャを採用しており、Celeronについてもデスクトップ用「Celeron」とノート用「モバイルCeleron」で共通のコアであった。しかし2004年 頃、インテルが Pentium 4 向けに開発したNetBurstマイクロアーキテクチャ は消費電力が高くなりすぎたため、モバイル用として従来品のPentium IIIに近いマイクロアーキテクチャを持つ Pentium M を開発せざるを得なくなった。これにより Celeron もデスクトップ用「Celeron D 」とモバイル用「Celeron M 」でそれぞれ別のアーキテクチャとなった。その後、デスクトップとモバイルの両用が可能なCoreマイクロアーキテクチャ が開発されたことで再びアーキテクチャが統合され、2007年 6月ごろから再び共通の「Celeron」へと再命名された。その後はデスクトップ用とモバイル用はプロセッサー・ナンバー で区別されるようになっている。
そして2022年 にインテルはノートパソコン・モバイル用Celeronは2023年 に廃止すると発表し、これ以降ノートパソコン・モバイル製品でCeleronのCPUが新規に発表されなくなる。
デスクトップ用 Celeron
P6 世代
Pentium Pro からPentium IIIまで採用されたP6マイクロアーキテクチャを採用したもので、原則としてPentium IIおよびPentium IIIと同じSlot 1 およびSocket 370 のプラットフォームを用いる。
Covington
Covington(コヴィントン)は 0.25μm版プロセスの最初のCeleronで、2次キャッシュメモリを持たない。実態は同世代のPentium II (Deschutes) のコア部分である。パッケージは、Pentium IIのカートリッジから基板のみを取り出したS.E.P.P.形状を採用。製造原価を抑えるため2次キャッシュメモリを取り除いたために、2次キャッシュに依存するアプリケーションではPentium IIと比べ処理性能が低下したため、発表当初は不評だった。急きょ投入が決まった急造品の性格が強く、次期のCeleronの発売が行われたことから2製品を投入するのみに留まった。
日本のマニア ユーザー により、CPU本体のパッケージから出ている「とあるピン」との結線を切断しジャンパを1本飛ばすだけで、Pentium II同様に2CPUでのSMP が可能であることが発見され、安価なCeleronでのデュアルプロセッサブームの基となった。
また、2次キャッシュメモリ を持たないため、2次キャッシュメモリが原因で動作クロックを上げられないPentium IIと比べ、オーバークロック して動作させる余地が大きい。オーバークロックを行った場合、L2キャッシュが効果を発揮しにくい用途においては、本来Pentium IIの廉価版であるはずのCeleronの方が、処理速度が速くしかも安価なシステムを構築できることがマニアユーザーの間で注目され、以降のCeleronブームと、オーバークロックブームの火付け役となった。
プロセスルール: 250 nm
FSB: 66 MHz (MT/s)
L2 cache memory: なし
MMX
パッケージ: S.E.P.P.
FSB&内部
(MHz)
倍率
動作周波数
(MHz)
TDP
(W)
66
4
266
16.7
4.5
300
18.48
Mendocino
Celeron 300A MHz
Celeron 400 MHz
Mendocino(メンドシノ)は0.25μm版プロセスで製造された2次キャッシュメモリ統合型Celeronで、128KBの2次キャッシュメモリをコア内に内蔵する。Dixonと呼ばれるMobile Pentium IIがベースになっている。2次キャッシュメモリはコアの1/2の速度で動作するPentium IIとは異なり、コアと等速で動作しライトスルー 動作となっている。Covingtonに比べ処理性能的に同程度の動作クロックのPentium IIにそれほど劣らない。
2次キャッシュメモリがCPUコアに内蔵された結果、マザーボード の製造原価を押し上げているSlot 1である必然性がなくなり、製造費用削減を重視したSocket 370 版も登場した。やがてSocket 370対応マザーボードや、従来のSlot 1にSocket 370版Celeronを取り付ける変換アダプタの普及に伴ってSocket 370版が主流となり、466MHz以降ではSlot 1版がラインナップから消えた。Covingtonと同じく細工をすることでSMP機能を復活することが可能で、Socket 370版ではCPU本体に細工を加えずにSMP動作させることも可能となっていた。これを受けて、台湾 の各マザーボードメーカーがSocket 370版のCeleronをSlot 1に装着する変換ボードには、軒並みSMP動作可能な設定を行うジャンパを追加して発売されるようになった。中でもAbit社からSocket 370版のMendocino以外では使用できないデュアルプロセッサのマザーボードBP6が発売されるなど、Dual Celeronブームが起こった。Covington同様、CPUを細工することで容易にオーバークロックが出来たため、引き続きオーバークロックに挑む人が増えた。
プロセスルール: 250 nm
FSB: 66 MHz (MT/s)
L2 cache memory: 128 KB
MMX
パッケージ: S.E.P.P. (300A MHz - 433 MHz), PPGA370 (300A MHz - 533 MHz)
FSB&内部
(MHz)
倍率
動作周波数
(MHz)
TDP
(W)
66
4.5
300A
19.05
5.0
333
20.94
5.5
366
21.70
6.0
400
23.7
6.5
433
24.1
7.0
466
25.7
7.5
500
27.2
8.0
533
28.3
Coppermine-128K
Celeron 600MHz
Coppermine-128K(カッパーマイン-128K)は0.18μm版Celeronで、128KBの2次キャッシュメモリをコア内に内蔵する。実態はPentium III第二世代のCoppermineの2次キャッシュメモリ量を半減し、デバイスに対してデータ転送などを要求してからその結果が返送されるまでの遅延時間(レイテンシ )を意図的に高くしたものである。Pentium IIIをベースとすることでCeleronでもSSE命令セットに対応するようになった。Pentium IIIには存在していたSlot 1版は発売されず、全製品がSocket 370版である。
この製品以降のCPUは、対称型マルチプロセッサ (Symmetric Multi Processor:SMP)動作機能が最初から不可能になっている。Coppermineのうち、初期のPentium III自体に本来備わっているはずのSMP機能が実装されていなかった。また、Coppermineの構造上、CPUコアが剥き出しのため、自作ユーザーの間でヒートシンクなどの装着時、コアの四隅に過大な力が加わり、コア自体を破壊してしまう「コア欠け」になる被害報告が続出した。ユーザーの過失による物理的破損となるため、初期不良 保証や製品保証 を受けることが出来なかった。この問題を受け、末期ロットのCoppermineコア以降、モバイル向けを除くCPUの構造ではヒートスプレッダーが多く採用されることになった。
プロセスルール: 180 nm
FSB: 66 - 100 MHz (MT/s)
L2 cache memory: 128 KB
MMX, SSE
パッケージ: FC-PGA370
FSB&内部
(MHz)
倍率
動作周波数
(MHz)
TDP
(W)
66
8.0
533A
11.2
8.5
566
11.9
9.0
600
12.6
9.5
633
16.5
10.0
667
17.5
10.5
700
18.3
11.0
733
19.1/22.8
11.5
766
20.0/23.6
100
8.0
800
20.8/24.5
8.5
850
22.5/25.7
9.0
900
26.7/30.0
9.5
950
26.7/32.0
10.0
1000
29.0
11.0
1100
33.0
Timna
競合企業の低価格市場向け製品の成功により、Intelはより低価格なCeleronの発売企画を計画し、Coppermineを基本設計にメモリコントローラなどを統合したプロセッサTimna (ティムナ)およびグラフィックス統合版Timna+ を開発した。しかしTimnaに統合したメモリコントローラで利用できるメモリはDirect RDRAMのみであり、Direct RDRAMのメモリモジュール自体の発売価格がインテルの予想に反し安くならなかったことから、Timnaは低価格帯パソコンには不適合と判断され計画自体は中止された。0.25μm版MMX Pentium(Tilamook)の後にTimnaとTimna+の設計を担当することで経験を積んだIntelのイスラエルの開発チームは、後のPentium Mとそれに続くCoreマイクロアーキテクチャの開発を担当することとなった。
Tualatin-256K
Celeron 1.4GHz
Tualatin-256K(テュアラティン-256K)は0.13μm版Celeronで、256KBの2次キャッシュをコア内に内蔵する。Pentium III第三世代のTualatinと実質同じものであるが、FSBは100MHzに抑えることで2次キャッシュメモリのデバイスに対してデータ転送などを要求してからその結果が返送されるまでの遅延時間(レイテンシ)も大きく設定されている。SMP動作は無効になっている。
プロセスルール: 130 nm
FSB: 100 MHz (MT/s)
L2 cache memory: 256 KB
MMX, SSE
パッケージ: FC-PGA370
FSB&内部
(MHz)
倍率
動作周波数
(GHz)
TDP
(W)
100
10.0
1.00A
27.8, 29.5
11.0
1.10A
28.9, 29.5, 30.8
12.0
1.20
29.9, 32, 32.1
13.0
1.30
32, 33.4
14.0
1.40
33.2, 34.8
NetBurst 世代
Pentium 4 のアーキテクチャであるNetBurstマイクロアーキテクチャ を採用したCeleron。Socket 478のプラットフォーム を用いる。
Willamette-128K
Willamette-128K(ウィラメット-128K)は第一世代Pentium 4であるWillametteベースのCeleronで、128KBの2次キャッシュをコア内に内蔵し、0.18μmプロセスで製造される。Willametteコアと共に登場したSocket 423 が不具合で早々と廃止されたため、Socket 478 のみを採用している。2次キャッシュメモリは、TualatinコアのCeleronと比べ半減しているが、デバイスに対してデータ転送などを要求してからその結果が返送されるまでの遅延時間(レイテンシ)はPentium 4と同じになった。
Pentium 4 が0.13μmプロセスのNorthwoodへ移行したことで余剰となった0.18μmプロセスの製造ラインを活用し、NetBurstマイクロアーキテクチャで追加されたSSE2命令セットの普及を狙った戦略的な商品であったが、Tualatin-256kと比較して製造原価が高いうえ、動作クロックの割に処理性能が見劣りすること、発熱量の多いNetBurstマイクロアーキテクチャであること、などが相まって市場の評判は芳しくなかった。拡充されていった0.13μmプロセスの製造ラインに余裕が出てくるとすぐ後継のNorthwood-128kへと移行し、製品としては短命だった。
プロセスルール: 180 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 128 KB
MMX, SSE, SSE2
パッケージ: FC-PGA2
内部
(MHz)
倍率
動作周波数
(GHz)
TDP
(W)
100
17
1.70
63.5
18
1.80
66.1
Northwood-128K
Celeron 2GHz
Northwood-128K(ノースウッド-128K)は第二世代Pentium 4であるNorthwoodベースのCeleronで、128KBの2次キャッシュメモリをコア内に内蔵する。2次キャッシュメモリはNorthwoodコアのPentium 4の4分の1となっており、処理性能そのものはそれだけ劣っている。ただし、WillametteベースのCeleronと比べ、消費電力は低減されている。デバイスに対してデータ転送などを要求してからその結果が返送されるまでの遅延時間(レイテンシ)がPentium 4と同じなのはWillametteコアのCeleronと同様である。
プロセスルール: 130 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 128 KB
MMX, SSE, SSE2
パッケージ: FC-PGA2
動作周波数
(GHz)
TDP
(W)
1.6
-
1.8
-
2.0
52.8
2.1
55.5
2.2
57.1
2.3
58.3
2.4
59.8
2.5
61.0
2.6
62.6
2.7
66.8
2.8
68.4
Celeron D / Prescott-V (Prescott-256K)
Prescott-V(プレスコット-V)は第三世代Pentium 4であるPrescottベースで設計され、Celeron Dと呼ばれる。90nm プロセスで製造され、256KBの2次キャッシュメモリをコア内に内蔵する。FSBは533MHz。キャッシュメモリとFSBが同時に強化された結果、NorthwoodベースのCeleronと比べると、処理性能そのものは大きく改善されている。
3.60GHzまでの製品が販売された。Socket 478版とLGA 775 版が存在する。プロセッサーナンバーが重複しているものはLGA775の製品に「J」が付けられており判別が可能となっている。LGA 775版はバッファオーバーラン を利用した攻撃プログラムの実行を防止するExecute Disable Bit(NXビット )に対応しているほか、一部の製品では64bit拡張であるIntel 64 にも対応している。
最高動作温度
Socket 478: 67℃
LGA 775: 67.7℃
TDP
Socket 478: 73W (最大消費電力 94.46W)
LGA775: 84W (最大消費電力 98.83W)
プロセスルール: 90 nm
FSB: 533 MHz (MT/s)
L2 cache memory: 256 KB
MMX, SSE, SSE2, SSE3, Intel 64 (3x1, 3x6, 355), XD bit (3x0J, 3x5J, 3x1, 3x6, 355)
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
FSB
(MHz)
ソケット
TDP
(W)
310
133
16
2.13
533
Socket478
73
315
17
2.26
320
18
2.40
325
19
2.53
330
20
2.66
335
21
2.80
340
22
2.93
345
23
3.06
350
24
3.20
XD bit対応
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
FSB
(MHz)
ソケット
TDP
(W)
325J
133
19
2.53
533
LGA775
84
330J
20
2.66
335J
21
2.80
340J
22
2.93
345J
23
3.06
XD bit、Intel 64対応
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
FSB
(MHz)
ソケット
TDP
(W)
326
133
19
2.53
533
LGA775
84
331
20
2.66
336
21
2.80
341
22
2.93
346
23
3.06
351
24
3.20
355
25
3.33
Celeron D / CedarMill-V (CedarMill-512K)
Pentium 4が65nmの製造プロセスで製造されるCedarMillに移行したことに伴い、Celeron DもまたCedarMill-V(シダーミル-V)との開発呼称の65nm版が発売された。性能はL2キャッシュメモリが512KBへ倍増された以外は最後期のPrescott-Vと同一仕様である。熱設計電力(TDP)は84W版と65W版が存在する。
プロセスルール: 65 nm
FSB: 533 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, SSE3, Intel 64, XD bit
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
FSB
(MHz)
ソケット
TDP
(W)
D 347
133
23
3.06
533
LGA775
65/86
D 352
24
3.20
D 356
25
3.33
D 360
26
3.46
65
D 365
27
3.60
Core 世代
Value Sossaman
Value Sossaman(バリューソッサマン)は組込機器 及びブレードサーバ 向け。Dual Core Xeon LV Sossaman の片方のコアを無効化したもの。E7520及びi3100チップセットに対応。OEM向け販売のみで、単品での入手は困難。
Socket M に対応するが Celeron M の呼称を付けずに発売された、インテルアーカイブでのシリーズ名は「Intel® Celeron® Processors with 667 MHz FSB」と表記されている。
プロセスルール: 65 nm
FSB: 667 MHz (MT/s)
L2 cache memory: 2 MB
MMX, SSE, SSE2, SSE3, XD bit, EIST, TXT
ソケット: Socket M
動作周波数
(GHz)
TDP
(W)
発売時期
1.66
27
'06/3
1.83
'07/1
Conroe-L
Celeron 420 1.60 GHz (Conroe-L)
Conroe-L(コンロー-L)は2007年6月3日に発表された製品。Coreマイクロアーキテクチャによるデスクトップ向けで、シングルコアである。
プロセスルール: 65 nm
FSB: 533 - 800 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit
ソケット: LGA 775, オンボード (220)
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
FSB
(MHz)
TXT
対応
ソケット
TDP
(W)
220
?
?
1.2
533
No
オンボード
19
420
200
8
1.6
800
LGA 775
35
430
9
1.8
440
10
2.0
450
11
2.2
Conroe-CL
Conroe-CL(コンロー-CL)はCeleronブランドで唯一のLGA771仕様で、シングルコア。シングルソケットのi5100チップセットを用いたサーバに組み込まれ使用された。
プロセスルール: 65 nm
FSB: 1066 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, SSE3, Intel 64, XD bit, VT, EIST
ソケット: LGA 771
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
FSB
(MHz)
TXT
対応
ソケット
TDP
(W)
445
266
7
1.86
1066
LGA771
65
Allendale-512K
Allendale-512K(アレンデール-512K)はCeleronシリーズで初めてデュアルコアを採用した製品で、デスクトップ向けCPU。L2キャッシュメモリの容量を減らすことで、Core 2 Duo の最廉価版 となっており、同じCore 2 Duoの廉価版であるPentium Dual-Core よりもさらにL2キャッシュメモリの容量が減らされた結果、512KBとなっている。
デュアルコア
プロセスルール: 65 nm
FSB: 800 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit, EIST
ソケット: LGA 775
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
TXT
対応
TDP
(W)
E1200
200
8
1.6
No
65
E1400
10
2.0
E1500
11
2.2
E1600
12
2.4
Wolfdale
Wolfdale(ウルフデール)はLGA775のCeleronで初めて仮想化技術 (Intel VT) に対応した製品で、45nmプロセスルールで製造される。L2キャッシュメモリの容量がE1000系の倍になっているのが特徴である。
デュアルコア
プロセスルール: 45 nm
FSB: 800 MHz (MT/s)
L2 cache memory: 1 MB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit, EIST, VT-x
ソケット: LGA 775
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
TDP
(W)
E3200
200
12
2.4
65
E3300
12.5
2.5
E3400
13
2.6
E3500
13.5
2.7
Nehalem 世代以降にリリースされた製品は、Intel Celeron (2010年) を参照。
モバイル Celeron
P6 世代
Dixon-128K
Dixon-128K(ディクソン128K)はモバイル Pentium IIのDixonコアの2次キャッシュメモリを半減(128 KB 内蔵)したCPUである。
プロセスルール: 250 nm
FSB: 66 MHz (MT/s)
L2 cache memory: 128 KB
MMX
パッケージ: mPGA2
FSB&内部
(MHz)
倍率
動作周波数
(MHz)
ソケット
TDP
(W)
66
4.0
266
9.8
4.5
300
11.8
5.0
333
-
5.5
366
BGA615
13.1
6.0
400
13.8
6.5
433
19.4
7.0
466
H-PBGA615
20.7
Coppermine-128K
モバイルCeleron 750 MHz
Coppermine-128K(カッパーマイン-128K)はコア電圧等以外の大まかな処理性能はデスクトップ版と同等である。しかし、SpeedStep テクノロジには対応しない。
プロセスルール: 180 nm
FSB: 100 - 133 MHz (MT/s)
L2 cache memory: 128 KB
MMX, SSE
パッケージ: mPGA2, mBGA, mBGA2
FSB&内部
(MHz)
倍率
動作周波数
(MHz)
パッケージ
ソケット
TDP
(W)
100
4.0
400A
mBGA
-
4.5
450
mPGA2 /
mBGA2
PPGA495 /
H-PBGA495
15.5
5.0
500
-
5.5
550
-
6.0
600
13
6.5
650
14
7.0
700
15
7.5
750
15.8
5.0
800
17.6
5.5
850
18.8
6.0
900
24
133
5.5
733
20.6
6.0
800
22
6.5
833
-
7.0
866
23.3
8.0
933
20.6
低電圧版
100
4.0
400
mBGA2
6.5
5.0
500
-
6.0
600
-
超低電圧版
100
5.0
500
mBGA2
-
6.0
600
-
6.5
650
-
Tualatin-256K
Tualatin-256K(テュアラティン-256K)はコア電圧等以外の大まかな処理性能はデスクトップ版と同等である。しかし、Coppermine-128k同様にSpeedStepテクノロジは対応していない。
プロセスルール: 130 nm
FSB: 100 - 133 MHz (MT/s)
L2 cache memory: 256 KB
MMX, SSE
パッケージ: mFC-BGA, mFC-PGA
FSB&内部
(MHz)
倍率
動作周波数
(GHz)
パッケージ
ソケット
TDP
(W)
133
7.5
1.00
mFC-PGA /
mFC-BGA
PPGA478 /
PBGA478
22
8.0
1.06
PPGA478
PBGA478
23.2
8.5
1.13
23.8
9.0
1.20
24.4
9.5
1.26
22
10.0
1.33
19
低電圧版
100
6.5
0.65
mFC-BGA
H-PBGA479
10.6
133
5
0.667
-
5.5
0.733
11.2
6
0.8
-
6.5
0.866
9.61
超低電圧版
100
6.5
0.65
mFC-BGA
H-PBGA479
7
7.0
0.7
8.0
0.8
133
5.5
0.733
6.0
0.8
6.5
0.866
NetBurst 世代
Northwood-256K
MobileCeleron 2.2GHz Northwood-256K
Northwood-256K(ノースウッド-256K)はNorthwoodベースのモバイルCeleron。デスクトップ向けで同じコアを用いているNorthwood-128kと違い、2次キャッシュメモリが256KBとなっている。
モバイルPentium IIIベースのモバイルCeleronと同じくSpeedStepテクノロジは対応していない。
プロセスルール: 130 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 256 KB
MMX, SSE, SSE2
ソケット: Socket 478
内部
(MHz)
倍率
動作周波数
(GHz)
FSB
(MHz)
TDP
(W)
100
12.0
1.2
400
20.8
14.0
1.4
30
15.0
1.5
16.0
1.6
17.0
1.7
18.0
1.8
20.0
2.0
32
22.0
2.2
35
24.0
2.4
25.0
2.5
Pentium M 世代
Celeron M / Banias-512K
Celeron M 1.2GHz Banias-512K
ノートPC向けCPU Pentium M に使われているBanias(バニアス)コアの2次キャッシュメモリ容量のうち半分を無効化することで1MBから512KBへと削減し、省電力制御である拡張版SpeedStep (EIST) を省略したCPUである。Celeron Mの名称が一般的である。
プロセッサー・ナンバー 制が導入される以前から発売されていた600 / 800MHzで動作する超低電圧版は、プロセッサ・ナンバーではなくモバイルCeleron 600A MHz / 800A MHzの名称で販売された。
310、333についてはIntel発行の公式資料でもプロセッサーナンバーが無く、単純に動作周波数で表記されている場合がある。
対応チップセットは855GM/855GME/852GM 。
プロセスルール: 130 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2
ソケット: Socket 479
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
ソケット
TDP
(W)
310
100
12
1.2
Socket 479 オンボード
(PGA479)
24.5
320
13
1.3
330
14
1.4
340
15
1.5
超低電圧版
ULV 600MHz
100
6
0.6A
オンボード
(PGA479)
7
ULV 800MHz
8
0.8A
ULV 333
9
0.9
Celeron M / Dothan-1M
Celeron M 360J Dothan-1M
Dothanコアを採用したPentium M から差別化で2次キャッシュメモリ容量の半分を無効化して1MBに減量したもの。番号末尾にJがつくものと、370,380,390はExecute Disable Bit(NXビット )が有効になっている。
対応チップセットは、855GME (350、360) と915GM Express とRadeonXpress 200M。
プロセスルール: 90 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 1 MB
MMX, SSE, SSE2, XD bit (3x0J, 370, 380, 390, 383)
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
対応チップセット
ソケット
TDP
(W)
350
100
13
1.3
855GME
Socket 479 オンボード(BGA479)
21
360
14
1.4
350J
13
1.3
915GM Express
360J
14
1.4
370
15
1.5
380
16
1.6
390
17
1.7
オンボード(BGA479)
ULV 383
10
1.0
5.5
Dothan-512K
Dothan-1Mをより低消費電力化するために、2次キャッシュメモリを1MBから512KBへと半減させたもの。
これと同様に90nmプロセスのDothanコアPentium M(ULV版)の2次キャッシュメモリを512KBに制限したバリエーションとしては他にもIntel A100/A110 (コードネームStealey) が後にLPIA カテゴリの最初のシリーズとして開発されており、パッケージングは異なるものの本コアの派生品と指摘されている[2] 。ただしこちらは対応チップセットが次世代の945系で、Core アーキテクチャ(からVTやx64を省略したもの)に位置付けられている[3] 。
Dothan-512Kの対応チップセットは915GM Express/910GML Express 。
205にはCeleron Mの名称がつかない。
プロセスルール: 90 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, XD bit (305, 373)
ソケット: Socket 479, オンボード (205)
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
ソケット
TDP
(W)
205
100
12
1.2
オンボード
(PBGA479)
21
ULV 353
9
0.9
Socket 479
5
ULV 373
10
1.0
5.5
Core 世代
Yonah-512K
プロセスルール: 65 nm
FSB: 533 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, SSE3, XD bit
ソケット: オンボード
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
ソケット
TDP
(W)
215
100
10
1.33
オンボード
(PBGA479)
27
Celeron M / Yonah-1M
Celeron M 430 Yonah-1M
65nmプロセスで製造されるYonah(ヨナ)コアを採用するCore Solo から2次キャッシュメモリ容量を半分の1MBに減量し、省電力制御である拡張版SpeedStep (EIST) 及び仮想化技術 (Intel VT ) を省略したもの。
対応チップセットは、945GM Express/940GML Express とATI RADEON XPRESS 200M 。
プロセスルール: 65 nm
FSB: 533 MHz (MT/s)
L2 cache memory: 1 MB
MMX, SSE, SSE2, SSE3, XD bit
ソケット: Socket M
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
ソケット
TDP
(W)
410
133
11
1.46
Socket M
27
420
12
1.60
430
13
1.73
440
14
1.86
Socket M /
オンボード
(PBGA479)
450
15
2.00
Socket M
超低電圧版
ULV 423
133
8
1.06
オンボード
(PBGA479)
5.5
ULV 443
9
1.20
Merom-1M / 2M / L
Celeron 560 Merom-1M
65nmプロセスで製造されるCoreマイクロアーキテクチャのCore 2 Soloに使われているシングルコア版のMerom(メロン)の2次キャッシュメモリを2MBから1MBに半減させ、省電力制御である拡張版SpeedStep (EIST) 及び仮想化技術 (Intel VT ) を省略したCPUである。
モバイル向けCeleronとしては初めてIntel 64 に対応している。発売当初はMeromコアを使用し製造されていたが、後にL2キャッシュメモリの全容量が4MBから2MBに減量されたMerom-Lコアに変更された。ただしどちらであっても実際に使用できるキャッシュメモリ量は1MBである。
当初はCeleron Mブランドで販売されていたが、Celeron 540の発売からCeleronブランドとなった。その後、Celeron M 530もCeleron 530として発売された。プロセッサ・ナンバ末尾5のみExecute Disable Bit(NXビット )対応。Celeron 523および573は超低電圧版。
対応チップセットは、533MHz製品がGL960 Express 、667MHz製品がGL 40 Express 、TシリーズがGM45 Express/GL 40 Express 。
シングルコア
プロセスルール: 65 nm
FSB: 533 - 667 MHz (MT/s)
L2 cache memory: 512 KB, 1 MB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit
ソケット: Socket M, PBGA479(組み込み向け), Socket P
Merom-1M
商品名
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
FSB
(MHz)
L2
キャッシュ
メモリ
(MB)
ソケット
TDP
(W)
Celeron M
M 520
133
12
1.60
533
1 MB
Socket M
30
M 530
13
1.73
Celeron
530
Socket P オンボード
(PBGA479)
27
540
14
1.86
Socket P
30
550
15
2.00
Socket P オンボード
(PBGA479)
31
560
16
2.13
Socket P
570
17
2.26
Merom-2M、XD bit対応
商品名
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
FSB
(MHz)
L2
キャッシュ
メモリ
(MB)
ソケット
TDP
(W)
Celeron
575
166
12
2.00
667
1 MB
Socket P
31
585
13
2.16
Merom-L 超低電圧版
商品名
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
FSB
(MHz)
L2
キャッシュ
メモリ
ソケット
TDP
(W)
Celeron M
ULV 523
133
7
0.933
533
1 MB
Socket M
5.5
Celeron
ULV 573
7.5
1.00
512 KB
オンボード
(PBGA479)
10
Celeron (dual-core)
Merom-2M
この製品群のT1400とCore Solo でプロセッサーナンバーが重複するが、あちらはSocket M 対応のシングルコアで、Yonahを基本とした別の製品であるので購入するときは注意が必要である。
デュアルコア
プロセスルール: 65 nm
FSB: 533/667 MHz (MT/s)
L2 cache memory: 512 KB, 1 MB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit
ソケット: Socket P
Celeron T
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
コア数 (スレッド数)
FSB
(MHz)
L2
キャッシュ
メモリ
ソケット
TDP
(W)
発売時期
T1400
133
13
1.73
2 (2)
533
512 KB
Socket P
35
2008年7月
T1500
14
1.87
T1600
166
10
1.66
667
1 MB
2008年12月
T1700
11
1.83
Penryn-L
Penryn-L(ペンリャンL / ペンリンL)はモバイル用途向けのCPUである。45nmプロセスで製造される。
SUシリーズは、CULVノート向け低電圧版デュアルコアCeleron。さらにEIST、Intel Thermal Monitor 2に対応する。
プロセスルール: 45 nm
FSB: 800 MHz (MT/s)
L2 cache memory: 1 MB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit
商品名
プロセッサー
ナンバー
内部
(MHz)
倍率
動作周波数
(GHz)
コア数
ソケット
TDP
(W)
900
200
11
2.20
1
Socket P
35
925
11.5
2.30
超低電圧版
Celeron M
ULV722
200
6
1.20
1
オンボード
(BGA956)
5.5
ULV723
10
ULV743
6.5
1.30
ULV763
Celeron T
T3000
200
9
1.8
2
Socket P オンボード
(BGA479)
35
T3100
9.5
1.9
T3300
10
2.0
T3500
10.5
2.1
Socket P
超低電圧版
SU2300
200
6
1.2
2
オンボード
(BGA 956)
10
Nehalem 世代以降にリリースされた製品は、Intel Celeron (2010年) を参照。
出典
外部リンク
生産終了
現行
その他 マイクロ アーキテクチャ
P5
P5ベースのコア
0.90 μm 0.60 μm 0.35 μm 0.25 μm
P6
P6ベースのコア
0.50 μm 0.35 μm 0.25 μm 180 nm 130 nm 90 nm 65 nm
NetBurst
NetBurstベースのコア
180 nm 130 nm 90 nm 65 nm
Core
Atom
Atomのマイクロアーキテクチャ
45 nm 32 nm 22 nm 14 nm 10 nm Intel 7
Nehalem
Sandy Bridge
Sandy Bridgeベースのコア
32 nm 22 nm
Haswell
Skylake
Cypress Cove
Sunny Cove
Willow Cove
Golden Cove (+Gracemont)
Raptor Cove (+Gracemont)
Redwood Cove (+Crestmont)
Redwood Coveベースのコア
Intel 4 Intel 3
Lion Cove (+Skymont)
Lion Coveベースのコア
Intel 20A Intel 18A