Built-in self-test (BIST), weniger häufig Built-in test (BIT), bedeutet ein Konzept, dass ein elektronischer Baustein eine spezielle integrierte Testschaltung (IC) besitzt, welche Testsignale erzeugt und meist auch mit vorgegebenen richtigen (logisch wahren) Antwort-Signalen vergleicht, so dass das Testresultat z. B. an ein ATE (Automatic Test Equipment) ausgegeben werden kann.^[1][2][3][4] Diese Bausteine oder Test-Schaltungen sind meistens Halbleiterspeicher^[5] wie SRAM^[6] oder DRAM^[7] in Mikrocontrollern oder andere Geräte und werden mittels Elektronik oder Software angesprochen.

BIST ist ein Fachthema des Chipdesigns (Mikroelektronik), der Eingebetteten Systeme und der Funktionalen Sicherheit. Es steht im Zusammenhang mit der ISO 13849 oder verwandten Normen, wie der ISO 26262-11: Guidelines on application of ISO 26262 to semiconductors.^[8] Es findet daher je nach Anforderung Anwendung in regulierten Industrien, welche Halbleiterprodukte einsetzen, wie dem Automobilbau, der Luft- und Raumfahrt, Rüstung bzw. Wehrtechnik, sowie dem Anlagenbau (Automatisierungstechnik, Leittechnik u. a.). In der Regel werden jedoch verschiedene Tests als Teil der IEC 61508 durchgeführt. BIST können Teil einer Testkampagne sein, müssen es aber nicht.

BIST kann durch geeignete Entwicklungsprozesse für Halbleiterbausteine (spezielle die Halbleiterspeicher) implementiert werden. Diese „On-Chip“-Testfähigkeit, also ein Gerät mit BIST-Funktionalität, benötigt bei den seit den 2010er Jahren verfügbaren Halbleiterbausteinen nur relativ wenig Platz auf dem Die. BIST ist jedoch nicht für jedes Gerät verfügbar und erfordert eine herstellerseitige Unterstützung, da alle Tests hardwarenah stattfinden.

Das Konzept ermöglicht es, ein System im Sinne der Verifikation & Validation (V&V) zu testen. Hierzu ist umfassendes Fachwissen, auch aus dem Bereich der Elektronik, notwendig. Die Tests sind häufig unterschiedlich oder systemspezifisch und benötigen Zeit für ihre Ausführung.

BIST ist nicht in allen Bausteinen gleich stark ausgeprägt. Es existieren verschiedene Konzepte.

• Analog- und Mixed-Signal-BIST
• Boundary Scan Test
• Logik-BIST
• Prozessor-BIST, z. B. für die CPU eines Mikrocontroller
• Signaturanalyse
• Speicher-BIST – z. B. mit dem Marinescu-^[9] oder March-Algorithmus^[10][11] u. a. Techniken

Es können beispielsweise Logik- und Speicher-Selbsttests (als Teil von BIST) zusammen mit Power-on self-tests (POST) von Prozessoren eingesetzt werden, um Fehlfunktionen rechtzeitig zu erkennen und Folgeschäden zu vermeiden.

• MemTest64 und Memtest86+, zwei Werkzeuge für PC-Benutzer zum Speichertesten.
• Soft Error
• Das Konzept gilt ebenfalls auf Systemebene, wenn die Systemelemente geprüft werden sollen. In diesem Punkt gibt es Ähnlichkeiten mit HIL und SIL.
• Zuverlässigkeit

• Miron Abramovici, Melvin A. Breuer, Arthur D. Friedman: Digital Systems Testing and Testable Design (= Electrical Engineering, Communications, and Signal Processing). Computer Science Press, New York, NY 1990, ISBN 978-0-7167-8179-0 (englisch, archive.org). 
• Ireneusz Mrozek: Multi-run Memory Tests for Pattern Sensitive Faults. Springer International Publishing, Cham 2019, ISBN 978-3-319-91203-5, doi:10.1007/978-3-319-91204-2 (englisch). 

1. ↑ BIST for Analog Weenies. In: Analog Devices. Archiviert vom Original am 9. November 2025; abgerufen am 27. Juli 2026 (englisch). 
2. ↑ V.D. Agrawal, C.R. Kime, K.K. Saluja: A tutorial on built-in self-test. I. Principles. In: IEEE Design & Test of Computers. Band 10, Nr. 1, März 1993, ISSN 1558-1918, S. 73–82, doi:10.1109/54.199807 (englisch, ieee.org [abgerufen am 27. Juli 2026]). 
3. ↑ V.D. Agrawal, C.R. Kime, K.K. Saluja: A tutorial on built-in self-test. 2. Applications. In: IEEE Design & Test of Computers. Band 10, Nr. 2, Juni 1993, ISSN 1558-1918, S. 69–77, doi:10.1109/54.211530 (englisch, ieee.org [abgerufen am 27. Juli 2026]). 
4. ↑ Aiman Zakwan Jidin, Razaidi Hussin, Lee Weng Fook, Mohd Syafiq Mispan: A review paper on memory fault models and test algorithms. In: Bulletin of Electrical Engineering and Informatics. Band 10, Nr. 6, 1. Dezember 2021, ISSN 2302-9285, S. 3083–3093, doi:10.11591/eei.v10i6.3048 (englisch, beei.org [abgerufen am 27. Juli 2026]). 
5. ↑ R. Rajsuman, F. Catthoor: Guest editors' introduction: the new world of large embedded memories. In: IEEE Design & Test of Computers. Band 18, Nr. 3, Mai 2001, ISSN 1558-1918, S. 3–4, doi:10.1109/MDT.2001.922797 (englisch, ieee.org [abgerufen am 27. Juli 2026]). 
6. ↑ Chih-Wea Wang, Chi-Feng Wu, Jin-Fu Li, Cheng-Wen Wu, Tony Teng, Kevin Chiu, Hsiao-Ping Lin: A Built-in Self-Test Scheme with Diagnostics Support for Embedded SRAM. In: Journal of Electronic Testing. Band 18, Nr. 6, Dezember 2002, ISSN 0923-8174, S. 637–647, doi:10.1023/A:1020805224219 (englisch, springer.com [abgerufen am 27. Juli 2026]). 
7. ↑ A. J. van de Goor, C. A. Verruijt: An overview of deterministic functional RAM chip testing. In: ACM Computing Surveys (CSUR). Band 22, Nr. 1, 1. März 1990, ISSN 0360-0300, S. 5–33, doi:10.1145/78949.78950 (englisch, acm.org [abgerufen am 27. Juli 2026]). 
8. ↑ Alison Young, Alastair Walker: Improvements in Functional Safety of Automotive IP Through ISO 26262:2018 Part 11. In: Systems, Software and Services Process Improvement. Band 748. Springer International Publishing, Cham 2017, ISBN 978-3-319-64217-8, S. 547–556, doi:10.1007/978-3-319-64218-5_45 (springer.com [abgerufen am 27. Juli 2026]). 
9. ↑ Marian Marinescu: Simple and Efficient Algorithms for Functional RAM Testing. In: Proceedings International Test Conference 1982. 1982, abgerufen am 27. Juli 2026 (englisch). 
10. ↑ R Manasa, Reshma Verma, Deepali Koppad: Implementation of BIST Technology using March-LR Algorithm. In: 2019 4th International Conference on Recent Trends on Electronics, Information, Communication & Technology (RTEICT). Mai 2019, S. 1208–1212, doi:10.1109/RTEICT46194.2019.9016784 (englisch, ieee.org [abgerufen am 27. Juli 2026]). 
11. ↑ Balwinder Singh, Arun Khosla, Sukhleen Bindra Narang: Area Overhead and Power Analysis of March Algorithms for Memory BIST. In: Procedia Engineering. Band 30, 2012, S. 930–936, doi:10.1016/j.proeng.2012.01.947 (englisch, elsevier.com [abgerufen am 27. Juli 2026]).