Scan Test

Scan Test bezeichnet bei digitalen Schaltungen ein Verfahren zum Testen auf fertigungsbedingte Schäden.

Um Fehler in digitalen integrierten Schaltungen zu finden, schlugen Kobayashi et al. in Japan 1968 vor, zum Testen in einem speziellen „Test-Mode“ sämtliche im Entwurf verwendeten (synchron getakteten) Flipflops zu einem Scan-Path (deutsch: Scan-Pfad) hintereinander zu schalten.[1] Das erste und letzte Flip-Flop sind mit einem speziellen Ein- bzw. Ausgang in die Schaltung verbunden. Mit einer Modus-Steuerung kann jetzt zwischen einem Shift-Betrieb und einem Normalbetrieb umgeschaltet werden. Im Shift-Betrieb können bestimmte Testmuster in die Schaltung hineingeschoben und ausgelesen werden. Danach kann z. B. ein Takt im Normalbetrieb laufen, um anschließend das Ergebnis im Shift-Betrieb auszulesen. Bei gegebenem Eingangsbitmuster wird ein bestimmtes Ausgangsbitmuster erwartet. Dieser Vorgang wird so oft wiederholt, bis mit den eingespielten Pattern ein vorher bestimmter größtmöglicher Anteil der Logik getestet, d. h., eine möglichst hohe Testabdeckung erreicht worden ist. Wird bei einem Test nicht das erwartete Ausgangsmuster ausgegeben, wird ein struktureller Fehler angenommen, der zum Aussortieren der Schaltung führt.

Sämtliche Elemente dieses Testverfahrens, das Erzeugen der Hintereinanderschaltung (scan chain) und die Generierung von Eingangsmustern zum Einspeisen und Ausgangsmuster für den Vergleich werden von Software-Werkzeugen übernommen, meist im Rahmen der Synthese und ATPG (automatic test pattern generation). Hiermit kann eine Fehler-Testabdeckung von nahezu 100 % erreicht werden.[2]

Die Vorschläge von Kobayashi et al. wurden 1975 von S. Funatsu et al. veröffentlicht und bei NEC implementiert.[3][4] Über die JTAG flossen die Ideen über den Boundary Scan Test ab 1990 in den IEEE-Standard 1149.1 ein.[5]

Siehe auch

Einzelnachweise

  1. ↑ T. Kobayashi, T. Matsue, and H. Shiba: Flip-Flop Circuit with FLT Capability. In: Proc.IECEO Conference. 1968, S. 962 (englisch).
  2. ↑ Oliver Schrape: Methodology for Standard Cell-based Design and Implementation of Reliable and Robust Hardware Systems. (PDF) In: Dissertation. Universität Potsdam, 17. Februar 2023, S. 21, abgerufen am 28. März 2025 (englisch).
  3. ↑ S. Funatsu, N. Wakatsuki, T. Arima: Test Generation Systems in Japan. In: Proc. Design Automation Conf. 1975, S. 114–122 (englisch).
  4. ↑ Cheng-Wen Wu: Chapter 7 Design for Testability. Lab for Reliable Computing (LaRC), EE, NTHU, 2002, S. 7-7, abgerufen am 28. März 2025 (englisch).
  5. ↑ IEEE Standard 1149.1 (JTAG) Testability. (PDF) Primer. Texas Instruments, 1997, abgerufen am 27. März 2025 (englisch).

Content Disclaimer

Informasi ini disarikan dari Wikipedia dan disajikan kembali untuk tujuan edukasi. Konten tersedia di bawah lisensi CC BY-SA 3.0. Kami tidak bertanggung jawab atas ketidakakuratan data yang bersumber dari kontribusi publik tersebut.

  1. The information displayed on this website is sourced in part or in whole from Wikipedia and has been adapted for the purpose of restating it. We strive to provide accurate and relevant information, however:
  2. There is no guarantee of absolute accuracy. Wikipedia is an open, collaborative project that can be edited by anyone, so information is subject to change.
  3. It is not intended to constitute professional advice. The content displayed is for informational and educational purposes only. For important decisions (e.g., medical, legal, or financial), please consult a professional.
  4. Content copyright. Wikipedia is licensed under the Creative Commons Attribution-ShareAlike License (CC BY-SA). This means that content may be reused with appropriate attribution and shared under a similar license.
  5. Responsible use. Any risk arising from the use of information from this website is entirely the responsibility of the user.