ARM Cortex-A12

ARM Cortex A12

ARM Cortex-A12
ARM Cortex-A12[1]
Informations générales
Production 2014
Concepteur ARM Holdings
Taille du cache
Niveau 1 32–64 KiB I, 32 KiB D
Niveau 2 256 KiB–8 MiB (configurable avec le contrôleur de cache L2)

Spécifications physiques
Cœur 1–4
Architecture et classification
Architecture ARMv7-A
Famille Cortex-A

Produits, marques, modèles, variantes
Historique

Cortex-A9 Cortex-A17

modifier

Le Cortex-A12 MPCore est un processeur ARM de la 3e génération des ARM Cortex-A. Il est situé entre les processeurs Cortex-A7 et Cortex-A15 au niveau des performances, tout en gardant l’efficacité énergétique de cette génération.

On peut également le situer au niveau de la puissance de calcul entre le Cortex-A9 et le Cortex-A15[2].

Il est destiné aux téléphones portables et aux tablettes de moyenne gamme. Il est 40 % plus rapide que le Cortex-A9 à la même vitesse d'horloge, mais consomme la même quantité d'énergie. Il devrait être produit fin 2014 pour apparaître dans les produits en 2015. En , ARM annonce le Cortex-A17 qui est encore plus efficace au niveau énergétique, est 60 % plus puissant que le Cortex-A9 et dont la fréquence d'horloge pourra être supérieure ou égale à 2 GHz[2].

Implémentations

La première implémentation annoncée est le Rockchip 32xx, qui devait sortir début 2014 avec un quadruple cœur, accompagné d'un GPU Mali-T624[3]. Le premier SoC de cette série, nommé RK3288, utilisera finalement un Cortex-A17 et un GPU Mali-T720. Il n'y aura donc aucune implémentation de ce processeur jamais sortie.

Spécificités

Les spécifications du Cortex-A12 sont les suivantes[4] :

  • Large Physical Address Extension (LPAE), sur 40 bits, permettant de gérer jusqu'à 1 To de mémoire
  • Virtualisation matérielle
  • unité Thumb-2
  • support de sécurité TrustZone
  • unité de calcul flottant vectoriel VFPv4
  • SIMD NEON
  • Superscalaire (Partial dual issue instruction), pipeline à huit étages, exécution des instructions dans le désordre.

Parmi les unités qui ne sont pas incluse dans le cœur lui-même, mais qui l'accompagne et lui permettent de travailler en cohérence avec d'autres cœurs du même type, on peut noter :

  • Un cache cohérent niveau 2 optionnel
  • L'unité de déboggage et traçage CoreSight SoC-400
  • Le bus AMBA 4 Cache Coherent Interconnect (CCI), il peut être combiné avec la technologie CoreLink pour les échanges haut-débit avec les autres processeurs du SoC.
  • Le SCU (Snoop Control Unit), chargé de la cohérence des caches.

Liens externes

Références

  1. ↑ (en) « What core follows ARM's A12? »,
  2. ↑ a et b (en) « ARM belatedly fills gap in its CPU lineup with Cortex A12, due in 2014 », Ars Technica, (consulté le )
  3. ↑ (en) Rockchip working on quad-core ARM Cortex-A12 RK32xx chip
  4. ↑ (en) Cortex-A12 MPCore – specifications sur ARM.com

Content Disclaimer

Informasi ini disarikan dari Wikipedia dan disajikan kembali untuk tujuan edukasi. Konten tersedia di bawah lisensi CC BY-SA 3.0. Kami tidak bertanggung jawab atas ketidakakuratan data yang bersumber dari kontribusi publik tersebut.

  1. The information displayed on this website is sourced in part or in whole from Wikipedia and has been adapted for the purpose of restating it. We strive to provide accurate and relevant information, however:
  2. There is no guarantee of absolute accuracy. Wikipedia is an open, collaborative project that can be edited by anyone, so information is subject to change.
  3. It is not intended to constitute professional advice. The content displayed is for informational and educational purposes only. For important decisions (e.g., medical, legal, or financial), please consult a professional.
  4. Content copyright. Wikipedia is licensed under the Creative Commons Attribution-ShareAlike License (CC BY-SA). This means that content may be reused with appropriate attribution and shared under a similar license.
  5. Responsible use. Any risk arising from the use of information from this website is entirely the responsibility of the user.